



POLITECNICO
MILANO 1863



ITCNICO
LANO 1863

Architettura dei calcolatori e sistemi operativi

Memoria Cache Capitolo 5 P&H

Memorie Cache

La memoria centrale e la memoria cache sono organizzate in **blocchi** di parole o **di byte**, di ugual dimensione

- lo **spiazzamento** di una parola o di un byte in un **blocco di cache** e in un **blocco di memoria centrale è identico**

La memoria cache contiene **copie di blocchi** della memoria centrale, oppure **blocchi liberi** inizialmente non contenenti copie

- a ogni blocco di cache è associato un bit - **valid** - che indica se il blocco è una copia valida o è da considerarsi libero

Il **sistema di gestione della cache** è in grado di

- copiare (caricare) blocchi dalla memoria centrale alla memoria cache oppure di
- ricopiare (scaricare) blocchi dalla memoria cache alla memoria centrale

Il **processore accede** sempre e comunque prima alla **memoria cache**



Funzionamento base

Con riferimento all'architettura RISC-V studiata, supporremo che esistano **due cache di 1° livello**, una per le istruzioni e una per i dati

Istruzioni

- Il processore deve leggere un'istruzione all'indirizzo virtuale contenuto nel PC
- Se il blocco che contiene l'istruzione da prelevare **si trova** in cache, l'istruzione viene letta ed eseguita
- Se l'istruzione **non si trova** in cache:
 - il processore **sospende** l'esecuzione (**stallo** di pipeline)
 - il blocco contenente l'istruzione viene **caricato** dalla memoria centrale *in un blocco libero della memoria cache* oppure *in un blocco che viene individuato come sostituibile*
 - il processore **preleva** l'istruzione dalla cache e prosegue l'esecuzione

Dati

- Il processore deve **leggere** un dato dalla memoria: si procede come per la lettura di istruzioni
- Il processore deve **scrivere** un dato in memoria:
 1. se il dato non è presente in memoria cache, il blocco che lo contiene deve essere caricato in cache (per mantenere la coerenza del dato da scrivere con gli altri dati nel suo blocco in cache)
 2. il dato viene scritto in cache: la scrittura in memoria centrale viene differita (write back policy) oppure non viene differita (write through policy: cioè il dato viene subito scritto anche in memoria)



Strategie di scrittura di un blocco

Write through — L'informazione viene scritta sia nel blocco di cache sia nel blocco di livello inferiore della memoria (memoria centrale o cache di 2° livello)

- per evitare uno stallo dovuto alla scrittura sul livello inferiore può essere utilizzato un buffer di scrittura e la scrittura effettiva avviene senza bloccare il processore

Write back — L'informazione viene scritta solo in cache. Il livello inferiore viene aggiornato solo quando avviene la sostituzione del blocco

- per ogni blocco di cache è necessario mantenere l'informazione sulla scrittura (bit **MODIFICA** che indica se il blocco in cache è stato modificato o meno e va quindi copiato nella memoria inferiore nel caso in cui la politica di sostituzione dei blocchi in cache selezioni il blocco modificato come quello che sarà sovrascritto da un nuovo blocco

"Dirty Bit"



Organizzazione delle memorie cache

- Cache a indirizzamento diretto
- Cache completamente associative
- Cache set- associative



1 - Cache a indirizzamento diretto

- Ogni blocco della memoria centrale è caricabile in **un solo** blocco (chiamato anche linea) della cache
- Più blocchi di memoria centrale potrebbero dover essere caricati nello **stesso** blocco di memoria cache → *possibile conflitto*

Mapping: il blocco di indirizzo (indice) j della memoria centrale è caricabile solo nel blocco di cache avente indirizzo (indice) uguale al ***resto della divisione di j per il n° di blocchi della cache***

Il controllore della cache non attua alcuna divisione (non ce n'è bisogno e non ci sarebbe il tempo per farla)

- Quoziente e resto di questa divisione coincidono con una parte dei bit di j (parte presa in modo opportuno: vedi per esempio slide successiva)
- L'attuare la divisione come appena descritto impone che:
 - il numero di blocchi in cache,
 - il numero di parole nel blocco,
 - il numero di byte nella parola,siano tutti potenze di 2.



Cache a indirizzamento diretto: mapping


Il numero di blocchi della memoria centrale e della memoria cache è sempre una potenza del 2

2^5 blocchi memoria centrale: 5 bit indirizzo (indice) del blocco

2^3 blocchi cache: 3 bit necessari per codificare in binario l'indirizzo (indice) del blocco


2^2 blocchi di memoria centrale si mappano in un identico blocco di cache ($= 2^5 / 2^3$)

Es. il blocco di memoria con indice $j = 21_{\text{dec}} = 10101_{\text{bin}}$ (essendoci 8_{dec} blocchi di cache) viene messo in corrispondenza con il blocco in cache che ha indice = resto di $21_{\text{dec}} \text{ div } 8_{\text{dec}}$ che, letto in binario, coincide con i 3 bit meno significativi di 10101_{bin}




Struttura degli indirizzi e etichette


- memoria centrale composta da 2^N parole/byte: N bit di indirizzo
 - Ogni blocco di memoria composto da 2^K parole/byte: K bit di indirizzo per identificare una parola/byte nel blocco; la memoria centrale è composta di $2^N/2^K = 2^{N-K}$ blocchi



- memoria cache composta di 2^{M+K} parole/byte: M+K bit di indirizzo
 - Ogni blocco di cache composto da 2^K parole/byte: K bit di indirizzo per identificare una parola/byte nel blocco; la cache è composta di $2^{M+K}/2^K = 2^M$ blocchi



- $2^{L=N-K-M}$ blocchi di memoria centrale si mappano in un identico blocco di cache: si usano $L=N-K-M$ bit **dell'indirizzo di memoria centrale** per identificare il blocco effettivamente caricato in cache (**etichetta**)



Struttura della memoria cache a indirizzamento diretto

- Vantaggio strutturale: **la cache** ha la struttura di una normale memoria, in cui la parte da attivare (cioè il blocco indirizzato) viene attivata con un normale decoder che riceve in ingresso l'indice del blocco in cache (M bit)
 - Ogni blocco nella memoria cache è composto da un numero di “parole” uguale a quello di un blocco di memoria ($K \text{ bit} \rightarrow 2^K \text{ parole}$)
 - La cache a indirizzamento diretto ha quindi una struttura molto semplice, e l'accesso a un blocco è molto semplice e veloce



Struttura della memoria cache a indirizzamento diretto

- Il passaggio di informazione tra *memoria centrale* e *memoria cache* avviene trasferendo un blocco alla volta:
 - Dato un indirizzo di memoria a N bit, basta specificare i suoi $N-K$ bit più significativi per trasferire (tutte assieme) le 2^K parole/byte che compongono il blocco di memoria. Il blocco di memoria verrà sovrascritto nel blocco di cache individuato dai primi M bit tra gli $M+K$ bit meno significativi dell'indirizzo di memoria centrale iniziale
 - Viceversa, dato un indirizzo (indice) di blocco di cache su M bit, questo avrà al suo interno anche una stringa di $L=N-K-M$ bit (etichetta) che consentirà di trasferire (tutte assieme) le 2^K parole/byte che compongono il blocco di cache nel blocco di memoria con indirizzo (indice) ottenuto accostando gli L bit di etichetta con gli M bit di indice del blocco di cache
- Il passaggio di informazione tra *memoria cache* (2^{do} liv) e *CPU* (per es. RISC-V) avviene trasferendo una parola/byte alla volta
 - Quando la CPU esibisce un indirizzo di memoria a N bit, occorre guardare ai suoi $M+K$ bit meno significativi per scegliere con i primi M il blocco di cache e con i restanti K la singola parola da trasferire dalla cache alla CPU o viceversa



Esempio

Memoria centrale da 4Gi B con indirizzamento al byte.

Un solo livello di cache.

La cache è a *indirizzamento diretto*, ha una capacità di 1Ki B e blocchi da 32 B.

- Essendo la memoria centrale capiente 4 GiB, l'indirizzo di un byte richiede **32 bit**.
Inoltre data la capienza di un blocco uguale a 32 B, essa conterrà:
 $4 \text{ GiB} / 32 \text{ B} = 2^{32} / 2^5 = 2^{27} = 2^7 \cdot 2^{20} = 128 \text{ Mi}$ blocchi, dunque **27 bit** dei **32 bit** di indirizzo di un byte saranno necessari per indicizzare un blocco tra i 128 Mi che compongono la memoria centrale.
- Essendo la cache capiente 1 KiB, essa conterrà:
 $1 \text{ KiB} / 32 \text{ B} = 2^{10} \text{ B} / 2^5 \text{ B} = 2^5 = 32$ blocchi, dunque **5 bit** saranno necessari per indicizzare un blocco specifico tra i 32 che compongono la cache.
- L'etichetta impiegata per distinguere quale blocco di memoria è presente in un certo blocco di cache sarà dunque composto dai **22 bit** = **27 bit** – **5 bit**, più significativi dell'indirizzo di un byte in memoria centrale
- Essendo ogni blocco di cache (e anche ogni blocco di memoria centrale) capiente 32 B, l'indice (*offset*) [o indirizzo] di un byte nel blocco richiede **5 bit** per essere codificato in binario
- I **32 bit** dell'indirizzo di un byte in memoria centrale sono usati (da sx a dx):
22 bit come etichetta, **5 bit** come indice di blocco in cache e **5 bit** come offset del byte nel blocco



Cache a indirizzamento diretto: identificazione

Ogni posizione (blocco) della cache include:

- **Valid bit** che indica se questa posizione contiene o meno dati validi. All'accensione, tutte le posizioni della cache sono NON valide
- **Campo etichetta** che contiene il valore che identifica univocamente l'indirizzo del blocco di memoria corrispondente ai dati memorizzati
- **Campo dati** che contiene una copia dei dati

Dato un **indirizzo di memoria centrale**, l'**accesso a cache** avviene nel modo seguente:

- la parte di indirizzo che contiene l'indice del blocco in cache viene usata per selezionare il blocco
- se il blocco è valido, la parte di indirizzo che contiene l'etichetta, viene confrontata con l'etichetta del blocco selezionato
- se il confronto è positivo allora il dato voluto è in cache
 - e la parte di indirizzo che specifica il byte (o la parola) nel blocco viene utilizzata per accedere al byte (o parola) corretta




Cache a indirizzamento diretto: realizzazione con blocco di 1 parola da 4 byte

- Gli indirizzi di memoria per accedere 1 byte sono da 32 bit
- Un blocco contiene solo una parola da 4 byte
- Cache da 1024 blocchi (2^{10})

Struttura dell'indirizzo di memoria:

- Bit 0 e 1 per individuare il singolo byte nel blocco
- Bit 2-11 per individuare il blocco di cache
- Bit 12-31 per indicare l'etichetta



Indirizzamento diretto: caso generale

Indirizzo di memoria di N bit diviso in 4 campi


- ✓ B bit: singolo byte nella parola (Se non è indirizzabile per byte $B=0$)
- ✓ K bit: parola all'interno del blocco di cache
- ✓ M bit per individuare la posizione del blocco in cache
- ✓ $N-(K+B)-M$ bit di etichetta per verificare che il blocco di cache contenga esattamente l'indirizzo cercato

Esempio:

- Memoria centrale 4 GiB (32 bit indirizzo)
- Blocchi da 4 Parole (16 B), 1 Parola = 4 B: $B=2$, $K=2$ bit
- Memoria cache da 16kiParole: 12 bit per indirizzare un blocco (n° blocchi = $2^{14}/2^2$)
- Etichetta da 16 bit



Esempio di Realizzazione: Blocchi da 4 parole (16 byte)



2 - Cache associative: indirizzamento associativo

Definizione: un blocco di memoria centrale può essere memorizzato in un **qualunque** blocco della cache (pochi conflitti di allocazione)

Non esiste una relazione tra indirizzo di memoria del blocco e posizione in cache

- Non esiste quindi problema di mapping
- Il numero di blocchi in cache è indipendente dall'indirizzo di memoria centrale

Struttura dell'indirizzo di memoria di N bit, con blocchi di cache di 2^M byte:

- M bit meno significativi dell'indirizzo di memoria individuano il byte nel blocco della cache (e anche quello del corrispondente byte in un blocco della memoria centrale) [*offset*]
- N-M bit più significativi: **etichetta** (lunga)



Cache associative e identificazione

- La ricerca di una parola nella **cache** richiede il **confronto contemporaneo di tutte le etichette dei blocchi in cache** con **l'etichetta dell'indirizzo di memoria richiesto**
- Per aumentare le prestazioni il confronto avviene **in parallelo** tramite una **memoria associativa** (costo elevato, non è una memoria standard veloce, è più simile a un banco di registri)

Se il confronto ha esito negativo, è necessario copiare il dato dalla memoria centrale

Se la cache è piena è necessario scegliere un blocco da sostituire

Scelta libera ma da fare in un nanosecondo

- Scelta casuale
- Scelta del blocco utilizzato meno recentemente (LRU)

In pratica le cache associative non sono utilizzate, perché:

- costose da realizzare
- il beneficio ottenuto è limitato rispetto alle set-associative



3 - Cache set-associative n vie

I blocchi della cache sono divisi in **gruppi** (insiemi o **set**)

La cache **si indicizza/indirizza per gruppi**

Ogni gruppo contiene almeno n **blocchi** di cache

Ogni blocco della memoria centrale può essere **caricato in un solo gruppo** (prefissato), in uno **qualsiasi degli n blocchi**

Una cache set-associativa in cui un blocco di memoria può essere copiato in un gruppo composto da n blocchi viene definita set-associativa a **n vie**.

– in pratica si usano 2, 4 o 8 vie

La politica di sostituzione è casuale oppure LRU

LRU su 2 vie richiede solo un «bit di uso»; aumentando il numero di vie diventa complicato da implementare



Indirizzamento nelle cache set associative

Ogni blocco della memoria centrale è mappato su un *unico gruppo* della cache ed il blocco può essere messo in *uno qualsiasi* degli elementi di *questo gruppo*

- Combina la modalità a indirizzamento diretto per i gruppi della cache, e la modalità completamente associativa per i blocchi all'interno del gruppo

Un indirizzo di memoria di N bit è suddiviso in 4 campi:

- B bit meno significativi per individuare il byte all'interno della parola
- K bit per individuare la parola all'interno del blocco
- M bit per individuare il gruppo; indice del gruppo (*indirizzamento diretto per il gruppo*)
- $N-(K+B)-M$ come etichetta, permette di disambiguare quale blocco tra gli n presenti nel nel gruppo (*completamente associativa nel gruppo*)




Cache set associativa a 2 vie

- Cache a due vie: ogni gruppo è costituito da 2 blocchi
- La parte dell'indirizzo di memoria centrale che individua il gruppo seleziona i due possibili blocchi della cache
- L'etichetta dell'indirizzo cercato viene confrontata in parallelo con le due etichette dei due blocchi del gruppo
- Il blocco viene selezionato in base al risultato dei due confronti



In pratica è come avere due cache a indirizzamento diretto identiche affiancate che vengono usate insieme, accedendo ai due blocchi corrispondenti nelle due cache, e scegliendo quello più conveniente dei due

Cache Set Associativa a due vie: realizzazione



Cache set associativa a 4 vie

Con 4 vie: ogni blocco di memoria centrale può essere copiato in uno dei gruppi in cache, ciascuno capiente per 4 blocchi.

Quindi, la *dimensione* di ogni gruppo è di 4 blocchi.

Memoria centrale 4 GiB: 32 bit.

Memoria cache 1 KiParole (1 Parola = 4 B). 1 Blocco = 1 Parola


Organizzazione dell'indirizzo:

- **Bit 1 e 0** per indirizzare i byte
- **Num. blocchi** nella cache =
 $(\text{dim. della cache}) / (\text{dim. del blocco}) = (2^{10} \text{ Parole}) / (1 \text{ Parola}) = 2^{10} \text{ blocchi}$
- **Num. di gruppi** nella cache =
 $(\text{Num. di blocchi cache}) / (\text{dim. del gruppo}) = 2^{10} / 2^2 = 2^8 = 256 \text{ gruppi}$
- **Bit 9,8,...,3,2** indice del gruppo nella cache
- **Bit 31,30,...,11,10** etichetta



Cache set associativa a 4 vie: realizzazione

Struttura
corrispondente
a 4 cache a
indirizzamento
diretto
affiancate
e usate insieme



Esempio di valutazione sperimentale della frequenza di miss considerando una cache di capienza fissata al variare della associatività (numero di vie)

Associatività	Frequenza di miss
1	10,3%
2	8,6%
4	8,3%
8	8,1%

non sembra utile spingere l'associatività a livelli elevati

